University Sétif 1 FERHAT ABBAS Faculty of Sciences
Détail de l'auteur
Auteur Mellal ,Oussama |
Documents disponibles écrits par cet auteur
Ajouter le résultat dans votre panier Affiner la recherche
Titre : Multicyclemicroprocessor « Design and implementaion» Type de document : texte imprimé Auteurs : Mellal ,Oussama ; Kara ,AbdAlaziz, Directeur de thèse Editeur : Setif:UFA Année de publication : 2018 Importance : 1 vol (59 f .) Format : 29 cm Langues : Français (fre) Catégories : Thèses & Mémoires:Informatique Index. décimale : 004 - Informatique Résumé : Résumé
Le contenue de ce mémoire est autour la conception et realision d’un processeur multicycle.
L’objectif recherché est la metrise total et avancer de ce domaine. Nous nous intéressons
auprocesseur multicycle en utilisant l’architechture mips. Dans ce projet,nous concevons un
processeur multicycle qui pourra par la fin executer un petit jeux d’instructionNote de contenu : Sommaire
Preface ........................................................................................................................... 1
CHAPITER 1 : DIGITAL DESIGN
1.1 Introduction ........................................................................................................................ 3
1.2 Combinational circuits ................................................................................................................. 3
1.2.1 Truth Table .......................................................................................................................... 4
1.2.2 Logic Optimization ............................................................................................................... 4
1.2.2.1 Boolean Algebra .............................................................................................................. 5
1.2.2.2 Karnaugh Maps ................................................................................................................ 5
1.2.3 X’s and Z’s .......................................................................................................................... 5
1.2.3.1 Illigal value : X ................................................................................................................. 5
1.2.3.1 floating value : Z .............................................................................................................. 6
1.2.4 Logic Gates ........................................................................................................................... 7
1.2.4.1 And Gate ......................................................................................................................... 7
1.2.4.2 Or Gate ............................................................................................................................ 7
1.2.4.3 Not Gate .......................................................................................................................... 8
1.2.4.4 Nand Gate ....................................................................................................................... 8
1.2.4.5 Nor Gate .......................................................................................................................... 9
1.2.4.6 EXOR Gate ....................................................................................................................... 9
1.2.4.7 EXNOR Gate .................................................................................................................... 9
1.3 Sequential circuits ..................................................................................................................... 10
1.3.1 Block Diagram .................................................................................................................... 10
1.3.2 Latches and Flip-Flops ........................................................................................................ 11
1.3.3 Latches ............................................................................................................................... 11
1.3.4 Flip-Flop ............................................................................................................................. 11
1.3.5 D Flip-Flop .......................................................................................................................... 12
1.3.6 Finite State Machines ........................................................................................................ 12
1.4 Summary .................................................................................................................................... 13
CHAPITER 2 :MICROPROCESSORS
2.1 Introduction ............................................................................................................................... 14
2.2 Microprocessor .......................................................................................................................... 14
2.3 History and Evolution ................................................................................................................ 14
2.3.1 The First Stage ................................................................................................................... 14
2.3.2 The Seconde Stage ............................................................................................................. 15
2.3.3 The third Stage .................................................................................................................. 15
2.3.4 Further Developements ...................................................................................................... 16
2.4 Microprocessor-Classification ................................................................................................... 17
 RISC ..................................................................................................................... 17
 CISC ..................................................................................................................... 17
 Special Processors...................................................................................................................... 18
 Super Scalar processors ............................................................................................................. 18
 Application-specific Integrated Circuit (ASCI) ......................................................................... 18
 Digital Signal Processor (DSP) ................................................................................................. 18
 Graphical Processing Unit (GPU) ............................................................................................. 18
2.5 Microprocessors Architecture .................................................................................................... 18
2.5.1 Assembly Language........................................................................................................... 18
2.5.2 Instructions ........................................................................................................................ 19
2.5.3 Machine language .............................................................................................................. 19
2.6 Microarchitecture ...................................................................................................................... 19
2.6.1 Multiple Implementations for a single architechture ......................................................... 20
2.6.1.1 Single Cycle ................................................................................................................... 21
ï€ ï€ ïƒ¼ï€ Disadvantege ...................................................................................................................... 21
2.6.1.2 MultiCycle ..................................................................................................................... 23
ï€ ï€ ïƒ¼ï€ Advanteges ........................................................................................................................ 23
ï€ ï€ ïƒ¼ï€ Multicycle Implementaion .................................................................................................. 23
2.7 Summary .................................................................................................................................... 25
CHAPITER 3 :HARDWARE DESIGN
3.1 Introduction ............................................................................................................................... 26
3.2 Processor’s Memroy Design ...................................................................................................... 26
3.3 Commponent Description ......................................................................................................... 29
3.3.1 Ram .................................................................................................................................... 29
3.3.1.1 Description ..................................................................................................................... 29
3.3.1.2 Pin Arragement .............................................................................................................. 29
3.3.1.3 Pin Description ............................................................................................................... 29
3.3.1.4 Function Table ............................................................................................................... 30
3.3.2 Rom ................................................................................................................................... 30
3.3.2.1 Description ..................................................................................................................... 30
3.3.2.2 Pin Arragement .............................................................................................................. 31
3.3.2.3 Pin Description .............................................................................................................. 31
3.3.2.4 Device Operation ........................................................................................................... 32
3.3.2.5 Operation Modes ........................................................................................................... 32
3.3.3 Multiplexers ....................................................................................................................... 32
3.3.3.1 Description ..................................................................................................................... 32
3.3.3.2 Pin Arragement .............................................................................................................. 33
3.3.3.3 Function Table ............................................................................................................... 33
3.3.4 Inverters ............................................................................................................................. 33
3.3.4.1 Description ..................................................................................................................... 33
3.3.4.2 Pin Arragement .............................................................................................................. 33
3.3.5 Registers ........................................................................................................................... 34
3.3.5.1 Description ..................................................................................................................... 34
3.3.5.2 Pin Arragement .............................................................................................................. 34
3.3.5.3 Function Table ............................................................................................................... 34
3.4 Processor’s ALU design ............................................................................................................ 35
3.5 Summary .................................................................................................................................... 39
CHAPITER 4 : IMPLEMENTATION AND TESTS
4.1 Introduction .............................................................................................................................. 40
4.2 The Register’s Implementation and Test ................................................................................... 40
4.2.1 Description ......................................................................................................................... 40
4.2.2 Test .................................................................................................................................... 40
4.3 RAM’s Implementation and Test................................................................................................ 42
4.3.1 Description ......................................................................................................................... 42
4.3.2 Test .................................................................................................................................... 42
4.4 ROM’s Implementation and Test: ............................................................................................. 44
4.4.1 Description ......................................................................................................................... 44
4.4.2 Test .................................................................................................................................... 44
4.5 Processor’s Memory Implementation and Test ......................................................................... 46
4.5.1 Description ......................................................................................................................... 46
4.5.2 Test .................................................................................................................................... 47
4.6 Summary ....................................................................................................................... 50
SUMMARY
Summary: .................................................................................................................... 59Côte titre : MAI/0276 En ligne : https://drive.google.com/file/d/1Z0dAebChkQZ7ANIfz1Np_FNdwxcs0-d9/view?usp=shari [...] Format de la ressource électronique : Multicyclemicroprocessor « Design and implementaion» [texte imprimé] / Mellal ,Oussama ; Kara ,AbdAlaziz, Directeur de thèse . - [S.l.] : Setif:UFA, 2018 . - 1 vol (59 f .) ; 29 cm.
Langues : Français (fre)
Catégories : Thèses & Mémoires:Informatique Index. décimale : 004 - Informatique Résumé : Résumé
Le contenue de ce mémoire est autour la conception et realision d’un processeur multicycle.
L’objectif recherché est la metrise total et avancer de ce domaine. Nous nous intéressons
auprocesseur multicycle en utilisant l’architechture mips. Dans ce projet,nous concevons un
processeur multicycle qui pourra par la fin executer un petit jeux d’instructionNote de contenu : Sommaire
Preface ........................................................................................................................... 1
CHAPITER 1 : DIGITAL DESIGN
1.1 Introduction ........................................................................................................................ 3
1.2 Combinational circuits ................................................................................................................. 3
1.2.1 Truth Table .......................................................................................................................... 4
1.2.2 Logic Optimization ............................................................................................................... 4
1.2.2.1 Boolean Algebra .............................................................................................................. 5
1.2.2.2 Karnaugh Maps ................................................................................................................ 5
1.2.3 X’s and Z’s .......................................................................................................................... 5
1.2.3.1 Illigal value : X ................................................................................................................. 5
1.2.3.1 floating value : Z .............................................................................................................. 6
1.2.4 Logic Gates ........................................................................................................................... 7
1.2.4.1 And Gate ......................................................................................................................... 7
1.2.4.2 Or Gate ............................................................................................................................ 7
1.2.4.3 Not Gate .......................................................................................................................... 8
1.2.4.4 Nand Gate ....................................................................................................................... 8
1.2.4.5 Nor Gate .......................................................................................................................... 9
1.2.4.6 EXOR Gate ....................................................................................................................... 9
1.2.4.7 EXNOR Gate .................................................................................................................... 9
1.3 Sequential circuits ..................................................................................................................... 10
1.3.1 Block Diagram .................................................................................................................... 10
1.3.2 Latches and Flip-Flops ........................................................................................................ 11
1.3.3 Latches ............................................................................................................................... 11
1.3.4 Flip-Flop ............................................................................................................................. 11
1.3.5 D Flip-Flop .......................................................................................................................... 12
1.3.6 Finite State Machines ........................................................................................................ 12
1.4 Summary .................................................................................................................................... 13
CHAPITER 2 :MICROPROCESSORS
2.1 Introduction ............................................................................................................................... 14
2.2 Microprocessor .......................................................................................................................... 14
2.3 History and Evolution ................................................................................................................ 14
2.3.1 The First Stage ................................................................................................................... 14
2.3.2 The Seconde Stage ............................................................................................................. 15
2.3.3 The third Stage .................................................................................................................. 15
2.3.4 Further Developements ...................................................................................................... 16
2.4 Microprocessor-Classification ................................................................................................... 17
 RISC ..................................................................................................................... 17
 CISC ..................................................................................................................... 17
 Special Processors...................................................................................................................... 18
 Super Scalar processors ............................................................................................................. 18
 Application-specific Integrated Circuit (ASCI) ......................................................................... 18
 Digital Signal Processor (DSP) ................................................................................................. 18
 Graphical Processing Unit (GPU) ............................................................................................. 18
2.5 Microprocessors Architecture .................................................................................................... 18
2.5.1 Assembly Language........................................................................................................... 18
2.5.2 Instructions ........................................................................................................................ 19
2.5.3 Machine language .............................................................................................................. 19
2.6 Microarchitecture ...................................................................................................................... 19
2.6.1 Multiple Implementations for a single architechture ......................................................... 20
2.6.1.1 Single Cycle ................................................................................................................... 21
ï€ ï€ ïƒ¼ï€ Disadvantege ...................................................................................................................... 21
2.6.1.2 MultiCycle ..................................................................................................................... 23
ï€ ï€ ïƒ¼ï€ Advanteges ........................................................................................................................ 23
ï€ ï€ ïƒ¼ï€ Multicycle Implementaion .................................................................................................. 23
2.7 Summary .................................................................................................................................... 25
CHAPITER 3 :HARDWARE DESIGN
3.1 Introduction ............................................................................................................................... 26
3.2 Processor’s Memroy Design ...................................................................................................... 26
3.3 Commponent Description ......................................................................................................... 29
3.3.1 Ram .................................................................................................................................... 29
3.3.1.1 Description ..................................................................................................................... 29
3.3.1.2 Pin Arragement .............................................................................................................. 29
3.3.1.3 Pin Description ............................................................................................................... 29
3.3.1.4 Function Table ............................................................................................................... 30
3.3.2 Rom ................................................................................................................................... 30
3.3.2.1 Description ..................................................................................................................... 30
3.3.2.2 Pin Arragement .............................................................................................................. 31
3.3.2.3 Pin Description .............................................................................................................. 31
3.3.2.4 Device Operation ........................................................................................................... 32
3.3.2.5 Operation Modes ........................................................................................................... 32
3.3.3 Multiplexers ....................................................................................................................... 32
3.3.3.1 Description ..................................................................................................................... 32
3.3.3.2 Pin Arragement .............................................................................................................. 33
3.3.3.3 Function Table ............................................................................................................... 33
3.3.4 Inverters ............................................................................................................................. 33
3.3.4.1 Description ..................................................................................................................... 33
3.3.4.2 Pin Arragement .............................................................................................................. 33
3.3.5 Registers ........................................................................................................................... 34
3.3.5.1 Description ..................................................................................................................... 34
3.3.5.2 Pin Arragement .............................................................................................................. 34
3.3.5.3 Function Table ............................................................................................................... 34
3.4 Processor’s ALU design ............................................................................................................ 35
3.5 Summary .................................................................................................................................... 39
CHAPITER 4 : IMPLEMENTATION AND TESTS
4.1 Introduction .............................................................................................................................. 40
4.2 The Register’s Implementation and Test ................................................................................... 40
4.2.1 Description ......................................................................................................................... 40
4.2.2 Test .................................................................................................................................... 40
4.3 RAM’s Implementation and Test................................................................................................ 42
4.3.1 Description ......................................................................................................................... 42
4.3.2 Test .................................................................................................................................... 42
4.4 ROM’s Implementation and Test: ............................................................................................. 44
4.4.1 Description ......................................................................................................................... 44
4.4.2 Test .................................................................................................................................... 44
4.5 Processor’s Memory Implementation and Test ......................................................................... 46
4.5.1 Description ......................................................................................................................... 46
4.5.2 Test .................................................................................................................................... 47
4.6 Summary ....................................................................................................................... 50
SUMMARY
Summary: .................................................................................................................... 59Côte titre : MAI/0276 En ligne : https://drive.google.com/file/d/1Z0dAebChkQZ7ANIfz1Np_FNdwxcs0-d9/view?usp=shari [...] Format de la ressource électronique : Exemplaires (1)
Code-barres Cote Support Localisation Section Disponibilité MAI/0276 MAI/0276 Mémoire Bibliothéque des sciences Français Disponible
Disponible