Prêtable
| Titre : | Séquence aprés séquence : Logique séquentielle, circuits asynchrones et synchrones |
| Auteurs : | Jean-Jacques Mercier |
| Type de document : | texte imprimé |
| Editeur : | Paris [France] : Editions Ellipses, 2006 |
| Collection : | TechnoSup |
| ISBN/ISSN/EAN : | 978-2-7298-2619-2 |
| Format : | 269 p. / ill.; couv. ill. en coul. / 24 cm. |
| Langues: | Français |
| Langues originales: | Français |
| Index. décimale : | 621.395 (Systèmes de circuits informatiques (Amplificateurs opérationnels,circuits des ordinateurs, circuits logiques,circuits intégrés)) |
| Catégories : | |
| Mots-clés: | Machines asynchrones ; Circuits logiques ; Automates synchrones ; Langage VHDL ; Grafcet ; Réseaux de petri ; Méthode huffman ; Méthode marcus ; Machnies synchrones |
| Résumé : |
Pour tous les étudiants et élèves-ingénieurs, comme pour tous les professionnels de l'informatique et de l'automatique, cet ouvrage présente les méthodes de synthèse des machines logiques séquentielles utilisées dans les ordinateurs et dans les automates logiques. Il traite des structures asynchrones et synchrones de types Moore et Mealy. La première partie développe une méthodologie générale de synthèse des machines asynchrones, avec application aux différents types de mémoires logique. La deuxième partie expose la mise en œuvre des automates synchrones et une introduction aux langages ASM flowchart et VHDL. La troisième partie est une introduction aux réseaux de Petri et une présentation des concepts mis en œuvre dans le grafcet. Dans chaque partie sont aussi développés de nombreux exercices corrigés. L'ouvrage s'inscrit dans un traité complet sur les computers, avec deux autres ouvrages du même auteur, dans la même collection : en amont : bit après bit, en aval : instruction après instruction.
|
| Note de contenu : |
Sommaire :
Partie 1: LOGIQUE SÉQUENTIELLE ASYNCHRONE : Chapitre 1: Introduction à la synthèse des machines logiques Asynchrones ; Chapitre 2: Méthode d'Huffman ; Chapitre 3: Synthèse des mémoires binaires asynchrones ; Chapitre 4: Synchronisation des mémoires ; Chapitre 5: Synthèse de mémoires à partir de bascules "RS" ; Chapitre 6: Limites de la méthode d'Huffman ; Partie 2: LOGIQUE SÉQUENTIELLE SYNCHRONE : Chapitre 7: Introduction à la synthèse des machines logiques Synchrones ; Chapitre 8: Le circuit synchrone le plus simple : le "Registre" ; Chapitre 9: Retour sur la notion "d'état" ; Chapitre 10: Table d'évolution d'une bascule ; Chapitre 11: Synthèse des machines synchrones : principe de la méthode ; Chapitre 12: Autres méthodes de synthèse des machines séquentielles synchrones Chapitre 13: Langages de synthèse des circuits combinatoires et séquentiels ; Partie 3: INTRODUCTION AUX RÉSEAUX DE PETRI ET AU GRAFCET : Chapitre 14: Introduction aux RÉSEAUX de PETRI ; Chapitre 15: Introduction au GRAFCET. |
Exemplaires (9)
| Cote | Support | Localisation | Section | Disponibilité |
|---|---|---|---|---|
| F8/4633 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
| F8/7570 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
| F8/7571 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
| F8/7572 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
| F8/7573 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
| F8/8439 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
| F8/8440 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
| F8/8441 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
| F8/8442 | Livre | Bibliothèque de la Faculté de Technologie | Salle des livres | Disponible |
