Détail de l'auteur
Documents disponibles écrits par cet auteur
Ajouter le résultat dans votre panier Affiner la recherche
La conception d’un contrôleur flou testable 2 entrées – 1 sortie sur FPGA est effectuée,en utilisant le langage de description de matériel "VHDL", sur une plateforme de conception de Xilinx ISE7.1i couplée directement avec le simulateur ModelS[...]
Exemplaires (1)
|
E-TH/0306 | Thèse | Bibliothèque centrale | Disponible |
La Conception d’un contrôleur flou testable 2 entrées – 1 sortie sur FPGA est effectuée,en utilisant le langage de description de matériel "VHDL", sur une plateforme de conception de Xilinx ISE7.1i couplée directement avec le simulateur ModelS[...]
Exemplaires (1)
|
TS4/7841 | Thèse | Bibliothèque centrale | Disponible |
Accueil